HLD-DPU-01 算法平台
HLD-DPU-01 算法平台
适用于超高速、大数据计算、大数据吞吐等领域，系统可以通过2路标准FMC接口扩展为模拟、数字等信号采集方式。系统采用ZYNQ+FPGA架构，支持4路100G光口、1路10GE以太网光口、1路1GE以太网口、1路USB3.0接口（type-c）、4路DDR4内存条（默认配置每路8GB）以及2路标准的FMC高速扩展接口等。
技术优势与特点
FPGA：XCVU7P
ZYNQ：XCZU4CG
内存：DDR4-SODIMM×4 板载DDR4 1GB
C2C通信：C2C（PL-224）（3 lane）C2C（PS-505）
扩展接口：2路FMC+ 4路QSFP28（zQSFP+）
高稳温补晶振
支持用户定制
光纤通信
算法验证
软性无线电
雷达信号处理
典型应用
光纤通信
算法验证
软性无线电
雷达信号处理